





中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC-OF CHINA

兹證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 08 月 28 日

Application Date

申 請 案 號: 092123709

Application No.

申 請 人: 全懋精密科技股份有限公司

Applicant(s)

局 長

Director General







發文日期: 西元 2003年 11 月 20日

Issue Date

發文字號:

09221190340

Serial No.

ये हि यह यह यह विष्ठ हिए यह यह विष्ठ हिए यह



申請日期:	IPC分類
申請案號:	

1 7 6 1 1 5 5 5 5 5	•	
(以上各機	由本局填	發明專利說明書
_	中文	可嵌埋電子元件之半導體構裝散熱件結構
· 、 · · · · · · · · · · · · · · · · · ·	英 文	SEMICONDUCTOR ASSEMBLED HEAT SINK STRUCTURE FOR EMBEDDING ELECTRONIC COMPONENTS
	姓 名 (中文)	1. 許詩濱
=	姓 名 (英文)	1.Shih-Ping HSU
發明人 (共2人)	國籍(中英文)	1. 中華民國 TW
	住居所(中文)	1. 桃園縣蘆竹鄉山腳村山林路一段276號
	住居所 (英文)	1. No. 276, Sec. 1, San-Lin Rd., San-Gou Village, Loo-Chu, Taoyuan Hsien, Taiwan, R.O.C.
三 申請人 (共1人)	名稱或 姓 名 (中文)	1. 全懋精密科技股份有限公司
	名稱或 姓 名 (英文)	I. PHOENIX PRECISION TECHNOLOGY CORPORATION
	國籍(中英文)	1. 中華民國 TW
	住居所 (營業所) (中 文)	1. 新竹市科學園區力行路6號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	l.No. 6, Li-Hsin Road, Science-Based Industrial Park, Hsin-Chu, Taiwan, R.O.C.
	代表人(中文)	林文伯
	代表人 (英文)	.Wen-Po LIN
		·!.



申請日期:	IPC分類	
申請案號:	·	

(以上各被	由本局填	發明專利說明書	
_	中文	-	
· 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、	英文	-	
	姓名(中文)	2. 翁林莹	
; =	姓 名 (英文)	2. Lin Yin WONG	
發明人 (共2人)	國籍(中英文)	2. 中華民國 TW	
	住居所(中文)	2. 台北縣樹林市保安二街40巷24號	
	住居所(英文)	2. No. 24, Lane 40, Bow-An 2nd St., Su-lin City, Taipei Hsien, Taiwan, R.O.C.	
	名稱或		
	名稱或 姓 名 (英文)		
= =	國籍(中英文)		
申請人(共1人)	住居所(營業所)		
	住居所(營業所)		
	代表人(中文)		
	代表人(英文)		<u>.</u>
			- -



四、中文發明摘要 (發明名稱:可嵌埋電子元件之半導體構裝散熱件結構)

一種可嵌埋電子元件之半導體構裝散熱件結構,主要 係包括有一散熱件,並在該散熱件底面上形成有多數之凹部,以供該散熱件得以藉該凹部嵌埋電子元件與收納半導體晶片,俾使半導體裝置得以藉由該散熱件嵌埋電子元件 而可調整其電性功能,並藉由該散熱件提供半導體裝置散熱效果。

本案代表圖:第2圖

13 被動元件

14 散熱件

15 晶片型被動元件

131,151 電極

140 凹部

六、英文發明摘要 (發明名稱:SEMICONDUCTOR ASSEMBLED HEAT SINK STRUCTURE FOR EMBEDDING ELECTRONIC COMPONENTS)

A semiconductor assembled heat sink structure for embedding electronic components is proposed, wherein a plurality of cavities are formed on a heat sink for embedding electronic components and receiving chips therein. By the arrangement, it can provide a semiconductor device capable of improving its electronic performance with the electronic components and dissipating heat with





四、中文發明摘要 (發明名稱:可嵌埋電子元件之半導體構裝散熱件結構)



六、英文發明摘要 (發明名稱:SEMICONDUCTOR ASSEMBLED HEAT SINK STRUCTURE FOR EMBEDDING ELECTRONIC COMPONENTS)

the heat sink.



国家(地區)申請專利 申請日期 案號 主族專利法第二十四級第一項 無 二、□主張專利法第二十五條之一第一項優先權: 申請案號: 無 三、主張本案條符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關徵生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存認為: □有關徵生物已寄存於國內(本局所指定之等存機構): 寄存規構: 寄存日期: 寄存時機構: 寄存日期: 寄存日期: 寄存時機構:	一、本案已向				
 二、□主張專利法第二十五條之一第一項優先權: 申請案號: 無 三、主張本案條符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間目期: 四、□有關微生物已等存於國外: 等存國家: 等存機構: 等存代機構: 等存機構: 等存見期: 無 等存號碼: 	國家(地區)申請專利	申請日期	案號	主張專利法第二十四	1條第一項發出
二、□主張專利法第二十五條之一第一項優先權: 申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已等存於國外: 等存國家: 等存機構: 等存日期: 等存號碼: □有關微生物已等存於國內(本局所指定之等存機構): 等存機構: 等存日期: 等存機構: 等存日期: 等存機構: 等存日期: 無					
二、□主張專利法第二十五條之一第一項優先權: 申請案號: 無 日期: 三、主張本案條符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已等存於國外: 等存與構: 等存日期: 等存機構: 等存得機構: 等存日期: 等存機構: 等存日期: 等存機構: 等存日期: 等存機構: 等存日期: 等存機構:					
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存機構: 寄存日期: 無			無		
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 等存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存機構: 寄存日期: 新存機構:				es .	
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存機構: 寄存日期: 新存號碼:			-		
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存機構: 寄存日期: 新存機構:				***・*********************************	
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存稅碼: 無					
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存機構: 寄存日期: 新存號碼:					
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存機構: 寄存日期: 新存機構:					
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 等存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存機構: 寄存日期: 新存機構:					
無 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 等存國家: 等存人期: 寄存時期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 寄存日期: 無	二、[]主張專利法第二十	五條之一第一項優	是先權:		
日期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 等存國家: 等存機構: 等存日期: 等存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 等存機構: 寄存日期: 等存機構: 寄存日期: 無	申請案號:			•	
 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 無 寄存出期: 無 等存號碼: 	日道:		無		ŕ
日期: 四、□有關微生物已寄存於國外:					
四、□有關微生物已寄存於國外:	三、主張本案係符合專利法	去第二十條第一項	[□第一款但書或	□第二款但書規定之期	9 9
· 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存機構: 寄存日期: 無	日期:				
· 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存機構: 寄存日期: 無	四、□有關微生物已寄存於	令國外:			
新存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存機構: 寄存日期: 無 寄存號碼:					
寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 無 寄存號碼:	寄存機構:				
□有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存號碼:					
寄存機構: 寄存日期: 無 寄存號碼:					
寄存日期: 無 寄存號碼:		·國內(本局所指》	足之亦仔棳稱):		
寄存號碼: ·			無		
□熟習該項技術者易於獲得,不須寄存。		·			
	□熟習該項技術者易於	後得, 不須寄存。	•		
	·				

五、發明說明 (1)

【發明所屬之技術領域】

本發明係有關一種半導體構裝散熱件結構,尤指一種同時整合電子元件與散熱結構之散熱件結構,俾有效提升半導體裝置之電性與散熱性功能。


【先前技術】

球柵陣列式(Ball grid array,BGA)為一種先進的半導體晶片封裝技術,其特點係在於採用一基板來安置半導體晶片,並於該基板背面植置複數個成柵狀陣列排列之銲球(Solder ball),使相同單位面積之半導體晶片承載件可以容納更多輸入/輸出連接端(I/O connection)以符合高度集積化(Integration)之半導體晶片所需,以藉由該些銲球將整個封裝單元銲結並電性連接至外部之電子裝置,如印刷電路板。

另,隨著電子產業的蓬勃發展,電子產品亦逐漸邁入多功能、高性能的研發方向。為滿足半導體裝置高積集度 (Integration)以及微型化 (Miniaturization)的封裝需求,提供多數主被動元件及線路載接之電路板亦逐漸由單層板演變成多層板,俾於有限的空間下,藉由層間連接技術 (Interlayer connection)擴大電路板上可利用的電路積而配合高電子密度之積體電路 (Integrated circuit)需求。

然而,為提昇或穩定電子產品的電性功能,即需在半導體裝置上整合有例如電阻元件(Resistors)、電容元件(Capacitors)以及電感元件(Inductors)等被動元件







五、發明說明 (2)

(Passive component),經由電阻元件來改變電路之電流、大小,電容元件來暫時儲存電壓或濾波之功能,以及電感元件來濾除具有雜訊之電流。

再者,由於半導體裝置上之電子元件及電子電路之密度高集積化,其運作產生之熱量多,如不及時將熱量有效逸散,將嚴重縮短半導體裝置之性能及壽命;同時,一般之半導體裝置缺乏有效遮蔽效果(Shielding),容易受到外界電磁及雜訊之干擾。

因此,如何在一半導體裝置中整合有包括被動元件或主動元件之電子元件,俾在現今電子產品要求輕薄短小與多功能及高電性之趨勢下,提供有效數量之被動元件與半導體晶片等電子元件於半導體裝置中,以提昇電子產品之





五、發明說明 (3)

電性功能,同時又得以有效逸散半導體裝置之熱量與提供電磁遮蔽效果,實為目前亟待解決之課題。

【發明內容】


鑒於以上所述習知技術之缺點,本發明之主要目的係提供一種得以同時解決封裝單元之散熱、電磁干擾與電性問題之可嵌埋電子元件之半導體構裝散熱件結構。

本發明之另一目的係提供一種可同時結合電子元件與散熱件之可嵌埋電子元件之半導體構裝散熱件結構。

本發明之又一目的係提供一種增加半導體封裝基板線際佈局靈活性之可嵌埋電子元件之半導體構裝散熱件結構。

本發明之再一目的係提供一種之簡化製程步驟與成本,毌需針對不同需求之電性功能即重新設計該基板,進而避免產生物料管理與材料庫存成本的增加之可嵌埋電子元件之半導體構裝散熱件結構。





五、發明說明(4)


interference, EMI); 再者, 該半導體裝置之主動元件或被動元件均係可收納於該散熱件之凹部中, 避免習知直接於基板中安置該等電子元件所導致之製程繁瑣,以及為因應不同設計需求之電性特性時,即須重新設計該基板所造成之製造成本的增加。

【實施方式】

以下係藉由特定的具體實施例說明本發明之實施方式,熟習此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用,本說明書中的各項細節亦可基於不同觀點與應用,在不悖離本發明之精神下進行各種修飾與變更。

請参閱第1及第2圖,為本發明第一實施例之可嵌埋電子元件之半導體構裝散熱件結構示意圖。

如第1圖所示,本發明之可嵌埋電子元件之半導體構






五、發明說明 (5)

裝散熱件結構,主要包括有一散熱件 14,該散熱件 14可採用一具有高導熱性及硬度材質,例如金屬材質,較佳者可為銅所製成,其具有一上表面及下表面,並在該散熱件之下表面形成有多數對應預設有嵌埋電子元件之間部 140,該等電子元件可為被動元件或主動元件,而被動元件可例如電容元件、電阻元件、電感元件或晶片型被動元件等。

如第2圖所示,係在該散熱件14之凹部140中,接置有至少一被動元件13,該被動元件13可藉由塗佈技術,中人電感元件。其中該被動元件13可藉由塗佈技術,成即副技術,以將被動元件材料形成於凹部140中,或問覽被動元件材料經由高溫燒結程序形成於凹部140中,亦或可提供一被動元件結構,經由一膠黏劑固設於該元件亦可為一晶片型被動元件15,並在其表面形成覆紙數元件亦可為一晶片型被動元件15,並在其表面形成複數元件不可為一晶片型被動元件15,並在其表面形成複数化型部中141。藉以可整合有電阻元件、電容元件、電感元件或晶式型被動元件於該散件凹部中。惟該些被動元件13,15之結構形態俱為習用技術手段,且非本案技術特徵,故未再予資述。而所述散熱件14之凹部140所接置之電子元件並非以一般被動元件13或晶片型被動元件15為二、該等凹部141亦可容置屬於主動元件之電子元件,對於熟悉該項技術者而言,應被認知係屬可行之技藝。

請參閱第3圖,為應用本發明之可嵌埋電子元件之半導體構裝散熱件結構所建構之半導體裝置剖面示意圖。

如圖所示,該半導體裝置10係半導體晶片依覆晶方式





五、發明說明(6)

完成其構裝, 主要包括有一半導體封裝基板 11, 該半導體 11具有第一表面111及第二表面 112, 俾供至少一 半導體晶片 12接置並電性連接至該基板第一表面 111之電 113; 一 散 熱 件 14, 其 下 表 面 形 成 有 多 數 對 應 半 導體晶片或被動元件之凹部 140,且該凹部 140中嵌埋有被 動 元 件 13,15。 俾 提 供 該 散 熱 件 14籍 由 其 下 表 面 耦 合 至 該 基 板 第 一 表 面 111時 , 得 以 使 該 嵌 埋 於 該 散 熱 件 14下 表 面 凹 部 140中 之 被 動 元 件 13、15藉 由 其 電 極 131、151以 電 性 連 接 至 該 基 板 第 一 表 面 111之 雷 性 連 接 墊 113, 並 同 時 使 該 預 先電性連接至該基板 11之半導體晶片 12收納於該散熱件凹 140中。此外,在該散熱件14接置至該基板第一表面111時 , 可 在 其 相 互 接 置 面 間 填 充 一 封 裝 樹 脂 , 以 減 少 散 熱 件 14與基板 11結構間因熱膨脹差異所產生的熱應力,並可藉 該封裝樹脂增加熱傳效率;而為避免該封裝樹脂溢流至該 基 板 四 周 , 係 可 在 該 散 熱 件 14底 面 周 緣 形 成 有 一 連 續 凸 部 142, 以有效阻隔樹脂之溢流;以及複數之導電元件16, 係接置於該基板第二表面 112上,以供該半導體裝置 10得 以藉由該些導電元件 16電性導接至外部裝置。如前所述, 該 散 熱 件 14之 凹 部 140所 接 置 之 雷 子 元 件 並 非 以 一 般 被 動 元 件 13或 晶 片 型 被 動 元 件 15為 限 , 該 等 凹 部 141亦 可 容 置 屬於主動元件之電子元件。

該半導體封裝基板 11可為一完成前處理之雙層或多層 電路層之基板,亦即經由提供一芯層板,並於該芯層板表面形成第一導電金屬層,並加以圖案化該第一導電金屬層







五、發明說明 (7)

該半導體晶片 12具有一電路面 121和一非電路面 122, 於該半導體晶片 12之電路面 121上形成有多數之金屬凸塊 123, 俾將該半導體晶片 12以覆晶方式接置並電性連接至 該基板第一表面 111之電性連接墊 113。此外,該半導體晶 片亦可在其非電路面 122上藉由一膠黏劑接置於該基板第 表面 111, 並透過打線方式 (Wire bonding) 電性連接 至該基板 (未圖式), 亦即本發明非僅可實施於覆晶式封 裝,其亦可被實施於打線式封裝, 此應為熟悉半導體晶片 封裝者所能推知之等效實施。

該散熱件 14之下表面形成有多數對應半導體晶片與被





五、發明說明(8)

動元件之凹部 140,係將該嵌埋有被動元件 13,15之散熱件 14之下表面耦合至該基板第一表面 111,並使該被動元件 13,15電性連接至該基板 11時,得以同時使該預先電性連接至該基板 11之半導體晶片 12收納於該凹部 140中,俾透過該散熱件 14有效逸散半導體晶片 12運作產生之熱量,與提供該半導體晶片 12遮蔽效果 (Shielding),避免該半導體晶片 12受到外界之電磁干擾 (Electromagnet interference, EMI)。

該導電元件 16係可例如為複數個銲球或導電柱(未圖示), 俾透過植球作業 (Ball implantation)以植接於該基板 11之第二表面 112, 藉由該些銲球以將該半導體晶片與外部裝置,如印刷電路板電性連結。


請參閱第4及第5圖,為本發明之可嵌埋電子元件之半導體構裝散熱件結構之第二實施例示意圖。

如圖所示,本發明第二實施例之散熱件 14與第一實施例所揭示者大致相同,其不同處在於本實施例中接置於該散熱件 14用以收納有半導體晶片處形成有一貫穿其上下表面之開孔 141。

請參閱第6圖,為應用本發明之可嵌埋電子元件之半導體構裝散熱件結構所建構之半導體裝置第二實施例之剖面示意圖。

如圖所示,本發明第二實施例之半導體裝置 10與第一實施例所揭示者大致相同,其不同處在於本實施例中接置於該基板第一表面 111上之散熱件 14於收納有半導體晶片





五、發明說明 (9)

12處形成有一貫穿表面之開孔 141,係可供至少一半導體晶片 12接置在該基板第一表面 111之電性連接墊 113時,得以同時收納於該散熱件開孔 141中,並藉由一模壓(Molding)作業以將樹脂化合物如環氧樹脂(Epoxy resin)等封裝材料填入至該散熱件 14之開孔 141中,以形成一封裝樹脂 17,俾使該封裝樹脂 17包覆住該半導體晶片 12,避免受外界水氣或污染物侵害,以及減少散熱件與基板之結構間 对率。此外,於該基板 11中亦可形成有複數個貫穿面鏡導通孔(PTH)114以供電性連接堆疊於絕緣層間之電路層,同時,於較佳實施態樣中,係可在該散熱件 14底面局緣形成有一連續凸部 142,以有效阻隔封裝樹脂 17之溢流。





五、發明說明 (10)

造成型造成本的增加,俾增加基板線路佈局之靈活性。惟上遊實施例僅用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此技藝之人士均可在不違背本發明之精神及範疇下,對上遊實施例進行修飾與變化。因此,本發明之權利保護範圍,應如後述之申請專利範圍所列。



圖式簡單說明

【圖式簡單說明】

第1圖係本發明之可嵌埋電子元件之半導體構裝散熱件結構第一實施例之立體示意圖;

第2圖係於本發明之可嵌埋電子元件之半導體構裝散熱件結構之凹部中嵌埋有電子元件之第一實施例立體示意圖;

第3圖係為應用本發明之可嵌埋電子元件之半導體構裝散熱件結構所建構之半導體裝置第一實施例之剖面示意圖;

第 4 圖 係 本 發 明 之 可 嵌 埋 電 子 元 件 之 半 導 體 構 裝 散 熱 件 結 構 第 二 實 施 例 之 立 體 示 意 圖 ;

第5圖係於本發明之可嵌埋電子元件之半導體構裝散熱件結構之凹部中嵌埋有電子元件之第二實施例立體示意圖;

第6圖係為應用本發明之可嵌埋電子元件之半導體構裝散熱件結構所建構之半導體裝置第二實施例之剖面示意圖;以及

第7圖係習知在基板中整合有被動元件之半導體裝置剖面示意圖。

10 半導體裝置

11,20 基板

12 半導體晶片

13 被動元件



圖式簡單說明 14 散熱件 晶片型被動元件 15 導電元件 16 17 封裝樹脂 21 銲 墊 22,131,151 電極 23 **電性阻件** 24, 123 金屬凸塊 25 電子裝置 第一表面 1 1 1 112 第二表面 113 電性連接墊 114 電鍍等通孔 121 電路面 122 非電路面 140 凹部 141 開孔 142 凸 部




六、申請專利範圍

- 1. 一種可嵌埋電子元件之半導體構裝散熱件結構,係包括:
 - 一散熱件,該散熱件表面形成有多數之凹部;以及

至少一電子元件,係嵌埋於該散熱件之部分凹部中,且部分之凹部得提供容置空間以收納半導體裝置之主動元件。

- 如申請專利範圍第 1項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該散熱件於收納半導體裝置之主動元件處係形成有一貫穿開孔。
- 3. 如申請專利範圍第 1或 2項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該散熱件底面周緣形成有一連續凸部。
- 4. 如申請專利範圍第 1項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該電子元件係主動元件及被動元件之至少一者。
- 5. 如申請專利範圍第4項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該被動元件係為電阻元件、電容元件、電感元件及晶片型被動元件之至少一者。
 - 如申請專利範圍第 1或 4項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該主動元件為半導體晶片。
- 7. 如申請專利範圍第4項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該被動元件係以網印技術及高溫燒結程序形成於該散熱件凹部中。



六、申請專利範圍

- 8. 如申請專利範圍第 4項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該被動元件係經由一膠黏劑固設 於該散熱件凹部中。
- 9. 如申請專利範圍第1項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該散熱件係採用一具有高導熱性及硬度材質製成者。
- 10.如申請專利範圍第1項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該半導體裝置包括:

一半導體封裝基板,具有第一表面及第二表面; 至少一半導體晶片與至少一電子元件,係接置並 電性連接至該基板第一表面;

一散熱件,係接置於該基板第一表面,且該散熱件表面形成有多數之凹部以供嵌埋該電子元件與收納該半導體晶片;以及

多數之導電元件,係接置於該基板第二表面,以 供該半導體裝置電性導接至外部裝置。


- 11.如申請專利範圍第 10項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該半導體晶片之電路面上形成有多數之金屬凸塊,俾將該半導體晶片以覆晶方式接置並電性連接至該基板。
- 12.如申請專利範圍第10項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該半導體晶片係在其非電路面上藉由一膠黏劑接置於該基板第一表面,並透過打線方式電性連接至該基板。





六、申請專利範圍


- 13.如申請專利範圍第10項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該導電元件係為銲球及導電柱之其中一者。
- 14.如申請專利範圍第 10項之可嵌埋電子元件之半導體構裝散熱件結構,其中,該散熱件與該基板相互接置面間可填充一封裝樹脂。

















第3圖




第4圖



第5圖





第7圖(先前技術)